PAT-NO:

JP02002148639A

DOCUMENT-IDENTIFIER:

JP 2002148639 A

TITLE:

ACTIVE MATRIX TYPE LIQUID CRYSTAL DISPLAY

ELEMENT

PUBN-DATE:

May 22, 2002

INVENTOR-INFORMATION:

NAME

COUNTRY

ONAKA, EIICHI

N/A

YOSHINO, MASAO

N/A

ASSIGNEE-INFORMATION:

graph of the second

NAME

COUNTRY

CASIO COMPUT CO LTD

N/A

APPL-NO:

JP2000344798

APPL-DATE: November 13, 2000

INT-CL (IPC): <u>G02F001/1339</u>, <u>G02F001/1368</u>, G09F009/30 , H01L029/786

. H01L021/336

ABSTRACT: Little Manager Little

PROBLEM TO BE SOLVED: To reduce a size of an active matrix type liquid

crystal display element.

SOLUTION: An active matrix substrate 1 and a counter substrate 2 are stuck

to each other through an almost rectangular frame shaped sealing material 23.

The sealing material 3 is arranged in a position overlapping electrostatic

protective elements 12, 13 and a short-circuit line 11. Consequently

of the liquid crystal display element is made **smaller** compared with

arranging the sealing material 3 outside the electrostatic protective elements

12, 13 and the short-circuit line 11. Spherical spacers composed of

silica are mixed in the sealing material 3 and spherical <u>spacers</u> composed of a resin are disposed between both substrates 1, 2 inside the sealing material 3. By this arrangement, thins film transistors 6 are obtained and the electrostatic protective elements 12, 13 are hardly destructed and gap control is made certain even when a pressure is applied for sticking both substrates 1, 2.

COPYRIGHT: (C) 2002, JPO

COLUMN ASSAULTE COLUMN

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2002-148639 (P2002-148639A)

(43)公開日 平成14年5月22日(2002.5.22)

(51) Int.Cl.7		識別記号		FΙ			ĩ	-73-1 (参考)
G02F	1/1339	505		G 0 2 F	1/1339		505	2H089
		500					500	2H092
	1/1368			G09F	9/30		338	5 C 0 9 4
G09F	9/30	338		G 0 2 F	1/136		500	5 F 1 1 0
H01L	29/786			H01L	29/78		612D	
	•		審查請求	未請求 請求	表項の数13	OL	(全 9 頁)	最終頁に続く

(21)出顧番号 特別

特顧2000-344798(P2000-344798)

(22)出顧日

平成12年11月13日(2000.11.13)

(71)出願人 000001443

カシオ計算機株式会社

東京都渋谷区本町1丁目6番2号

(72)発明者 尾中 栄一

東京都八王子市石川町2951番地の5 カシ

才計算機株式会社八王子研究所内

(72)発明者 吉野 正雄

東京都八王子市石川町2951番地の5 カシ

才計算機株式会社八王子研究所内

(74)代理人 100073221

弁理士 花輪 義男


最終頁に続く

(54) 【発明の名称】 アクティブマトリックス型液晶表示素子

(57)【要約】

【課題】 アクティブマトリックス型液晶表示素子のサイズを小さくする。

【解決手段】 アクティブマトリックス基板1と対向基板2とは、ほぼ方形枠状のシール材23を介して貼り合わされている。シール材3は、静電保護素子12、13および短絡ライン11と重なる位置に設けられている。したがって、シール材3を静電保護素子12、13および短絡ライン11の外側に配置する場合と比較して、液晶表示素子のサイズを小さくすることができる。この場合、シール材3中には、シリカからなる球状のスペーサが混入され、シール材3の内側における両基板1、2間には、樹脂からなる球状のスペーサが介在されている。これは、両基板1、2を貼り合わせる際の圧力が加わっても、薄膜トランジスタ6および静電保護素子12、13が破壊されにくく、且つ、ギャップの制御をより一層確実とするためである。



2

【特許請求の範囲】

【請求項1】 表示領域に複数の画素電極およびこれらの画素電極にそれぞれ接続されたスイッチング素子がマトリックス状に設けられ、前記表示領域の外側に複数の静電保護素子が前記スイッチング素子にそれぞれ接続されて設けられたアクティブマトリックス基板と、前記画素電極に対向する対向電極が設けられた対向基板とが枠状のシール材を介して貼り合わされ、前記シール材の内側における前記両基板間に液晶が封入されたアクティブマトリックス型液晶表示素子において、前記シール材は 10前記静電保護素子の少なくとも一部と重なる位置に設けられ、前記シール材中に、当初の径が5μm程度で荷重が0.2gf程度であるとき変形量が0.12~0.5μm程度である圧縮特性を有する材料からなる球状のスペーサが混入されていることを特徴とするアクティブマトリックス型液晶表示素子。

1

【請求項2】 請求項1に記載の発明において、前記シール材は前記静電保護素子の全てと重なる位置に設けられていることを特徴とするアクティブマトリックス型液晶表示素子。

【請求項3】 請求項1または2に記載の発明において、前記シール材は、前記静電保護素子の全てに接続されたリング状の短絡ラインと重なる位置に設けられていることを特徴とするアクティブマトリックス型液晶表示素子。

【請求項4】 請求項1~3のいずれかに記載の発明において、前記アクティブマトリックス基板の前記表示領域の外側に内蔵型のスイッチング素子制御回路部が前記スイッチング素子に接続されて設けられ、前記シール材は前記スイッチング素子制御回路部の少なくとも一部と30重なる位置に設けられていることを特徴とするアクティブマトリックス型液晶表示素子。

【請求項5】 表示領域に複数の画素電極およびこれら の画素電極にそれぞれ接続されたスイッチング素子がマ トリックス状に設けられ、前記表示領域の外側に内蔵型 のスイッチング素子制御回路部が前記スイッチング素子 に接続されて設けられたアクティブマトリックス基板 と、前記画素電極に対向する対向電極が設けられた対向 基板とが枠状のシール材を介して貼り合わされ、前記シ ール材の内側における前記両基板間に液晶が封入された 40 アクティブマトリックス型液晶表示素子において、前記 シール材は前記スイッチング素子制御回路部の少なくと も一部と重なる位置に設けられ、前記シール材中に、当 初の径が5μm程度で荷重が0.2gf程度であるとき 変形量が0.12~0.5μm程度である圧縮特性を有 する材料からなる球状のスペーサが混入されていること を特徴とするアクティブマトリックス型液晶表示素子。 【請求項6】 請求項4または5に記載の発明におい て、前記シール材は前記スイッチング素子制御回路部の 全てと重なる位置に設けられていることを特徴とするア 50

クティブマトリックス型液晶表示素子。

【請求項7】 請求項1~6のいずれかに記載の発明において、前記スペーサは、当初の径が5μm程度で荷重が0.2gf程度であるとき変形量が0.165~0.209μm程度である圧縮特性を有する材料からなることを特徴とするアクティブマトリックス型液晶表示素子。

【請求項8】 請求項1~7のいずれかに記載の発明に おいて、前記スペーサはシリカからなることを特徴とす るアクティブマトリックス型液晶表示素子。

【請求項9】 請求項1~8のいずれかに記載の発明に おいて、前記シール材の内側における前記両基板間に樹 脂からなる球状のスペーサが介在されていることを特徴 とするアクティブマトリックス型液晶表示素子。

【請求項10】 画素電極およびスイッチング素子を有するアクティブマトリックス基板と、対向基板とが枠状のシール材を介して貼り合わされ、前記シール材下に薄膜トランジスタが形成されると共に前記シール材の内側における前記両基板間に液晶が封入されたアクティブマトリックス型液晶表示素子において、前記シール材中にシリカからなるスペーサが混入されていることを特徴とするアクティブマトリックス型液晶表示素子。

【請求項11】 請求項10に記載の発明において、前記シール材中に樹脂スペーサが混入されていることを特徴とするアクティブマトリックス型液晶表示素子。

【請求項12】 請求項10または11に記載の発明に おいて、前記液晶が封入された前記両基板間に樹脂スペーサが分散されていることを特徴とするアクティブマト リックス型液晶表示素子。

0 【請求項13】 請求項10~12のいずれかに記載の 発明において、前記スペーサは直径が3~10µmであ ることを特徴とするアクティブマトリックス型液晶表示 素子。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明はアクティブマトリックス型液晶表示素子に関する。

[0002]

【従来の技術】アクティブマトリックス型液晶表示素子 には、静電気を帯びた人体や他の物体と接触しても、薄 膜トランジスタ(スイッチング素子)が静電破壊しない ようにするために、静電対策を施したものがある。

【0003】図6は従来のこのようなアクティブマトリックス型液晶表示素子の一部の等価回路的透過平面図を示したものである。この液晶表示素子は、アクティブマトリックス基板1と対向基板2とがほぼ方形枠状のシール材3を介して貼り合わされ、シール材3の内側における両基板1、2間に液晶(図示せず)が封入されたものからなっている。この場合、アクティブマトリックス基板1の右辺部および下辺部は対向基板2から突出されて

いる。以下、これらの突出部を右辺突出部1aおよび下 辺突出部16という。また、シール材3は、一点鎖線で 示す表示領域4の外側に配置されている。

【0004】アクティブマトリックス基板1上の表示領 域4には、複数の画素電極5およびこれらの画素電極5 にそれぞれ接続された薄膜トランジスタ6がマトリック ス状に設けられている。また、アクティブマトリックス 基板1上の表示領域4およびその外側には、薄膜トラン ジスタ6に走査信号を供給するための複数の走査ライン 7が行方向に延ばされて設けられているとともに、薄膜 10 トランジスタ6にデータ信号を供給するための複数のデ ータライン8が列方向に延ばされて設けられている。

【0005】この場合、走査ライン7の右端部は、アク ティブマトリックス基板1の右辺突出部1a上の点線で 示す半導体チップ搭載領域9内まで延ばされている。走 査ライン7の左端部は、アクティブマトリックス基板1 の左端縁まで延ばされている。データライン8の下端部 は、アクティブマトリックス基板1の下辺突出部1b上 の点線で示す半導体チップ搭載領域10内まで延ばされ ている。データライン8の上端部は、アクティブマトリ ックス基板1の上端縁まで延ばされている。

【0006】さらに、アクティブマトリックス基板1上 の表示領域4の外側においてシール材3配置領域の内側 には、リング状の短絡ライン11が設けられている。そ して、アクティブマトリックス基板1上の表示領域4の 外側において短絡ライン11の左辺部の右側および右辺 部の左側には、それぞれ、複数の静電保護素子12が短 絡ライン11および各走査ライン7に接続されて設けら れている。また、アクティブマトリックス基板1上の表 示領域4の外側において短絡ライン11の上辺部の下側 30 および下辺部の上側には、それぞれ、複数の静電保護素 子13が短絡ライン11および各データライン8に接続 されて設けられている。

【〇〇〇7】次に、このアクティブマトリックス型液晶 表示素子における静電対策について簡単に説明する。例 えば、アクティブマトリックス基板1の左端面あるいは 上端面に外部から静電気が帯電すると、静電保護素子1 2、13が導通し、短絡ライン11、全ての走査ライン 7および全てのデータライン8が同電位となり、これに より薄膜トランジスタ6が静電破壊しないようにするこ とができる。

【0008】次に、このアクティブマトリックス型液晶 表示素子の一部(薄膜トランジスタ6および静電保護素 子12、13)の具体的な構造について図7を参照して 説明する。薄膜トランジスタ6は、アクティブマトリッ クス基板1の上面に設けられたゲート電極21と、その 上面に設けられたゲート絶縁膜22と、ゲート絶縁膜2 2の上面に設けられた真性アモルファスシリコンからな る半導体薄膜23と、半導体薄膜23の上面中央部に設 けられたブロッキング層24と、ブロッキング層24の 50 とシール材3配置領域との間隔が大きくなり、ひいては

上面両側およびその両側の半導体薄膜23の上面に設け られたn型アモルファスシリコンからなるコンタクト層 25、26と、コンタクト層25、26の上面に設けら れたソース電極27およびドレイン電極28とからなっ ている。この場合、ソース電極27は、ゲート絶縁膜2 2の上面に設けられた画素電極5に接続されている。

【0009】静電保護素子12、13は、ゲート絶縁膜 22の上面に設けられた真性アモルファスシリコンから なる半導体薄膜31と、半導体薄膜31の上面中央部に 設けられたブロッキング層32と、ブロッキング層32 の上面両側およびその両側の半導体薄膜31の上面に設 けられたn型アモルファスシリコンからなるコンタクト 層33、34と、コンタクト層33、34の上面に設け られた一方の接続電極35および他方の接続電極36と からなっている。この場合、一方の接続電極35は短絡 ライン11に接続され、他方の接続電極36は走査ライ ン7またはデータライン8に接続されている。

【0010】次に、このアクティブマトリックス型液晶 表示素子の他の一部の具体的な構造について図8を参照 して説明する。アクティブマトリックス基板 1上のシー ル材3配置領域の内側には配向膜41が画素電極5、デ ータライン8、静電保護素子12、13などを覆うよう に設けられている。対向基板2の下面にはブラックマス ク42、カラーフィルタ(図示せず)、対向電極43、 配向膜44が設けられている。そして、両基板1、2 は、直径3~10μm、長さ100μm程度のグラスフ ァイバからなる円柱状のスペーサ45が混入されたシー ル材3を介して貼り合わされ、その間には液晶46が封 入されている。この場合、両基板1、2の配向膜41、 44間には樹脂からなる直径3~10μmの球状のスペ ーサ47が介在されている。

【0011】ここで、スペーサ45、47の材料が異な る理由について説明する。配向膜41、44間に介在さ れたスペーサ47の材料をグラスファイバとした場合、 殆ど弾性変形しないので、薄膜トランジスタ6や静電保 護素子12、13上に配置されると、両基板1、2を貼 り合わせる際の圧力が加わったとき、薄膜トランジスタ 6や静電保護素子12、13が押しつぶされて破壊され ることがある。そこで、このスペーサ47を、弾性変形 可能な樹脂によって形成している。一方、シール材3中 に混入されたスペーサ45は、薄膜トランジスタ6や静 電保護素子12、13上に配置されることはないので、 ギャップの制御をより一層確実とするために、弾性変形 しないグラスファイバによって形成している。

【発明が解決しようとする課題】ところで、上記従来の アクティブマトリックス型液晶表示素子では、表示領域 4とシール材3配置領域との間に静電保護素子12、1 3および短絡ライン11を設けているので、表示領域4

液晶表示素子のサイズが大きくなってしまうという問題 があった。この発明の課題は、液晶表示素子のサイズを 小さくすることである。

[0013]

【課題を解決するための手段】請求項1に記載の発明 は、表示領域に複数の画素電極およびこれらの画素電極 にそれぞれ接続されたスイッチング素子がマトリックス 状に設けられ、前記表示領域の外側に複数の静電保護素 子が前記スイッチング素子にそれぞれ接続されて設けら れたアクティブマトリックス基板と、前記画素電極に対 10 向する対向電極が設けられた対向基板とが枠状のシール 材を介して貼り合わされ、前記シール材の内側における 前記両基板間に液晶が封入されたアクティブマトリック ス型液晶表示素子において、前記シール材を前記静電保 護素子の少なくとも一部と重なる位置に設け、前記シー ル材中に、当初の径が5μm程度で荷重が0.2gf程 度であるとき変形量がO.12~O.5 μm程度である 圧縮特性を有する材料からなる球状のスペーサを混入さ せたものである。請求項2に記載の発明は、請求項1に 記載の発明において、前記シール材を前記静電保護素子 20 の全てと重なる位置に設けたものである。請求項3に記 載の発明は、請求項1または2に記載の発明において、 前記シール材を、前記静電保護素子の全てに接続された リング状の短絡ラインと重なる位置に設けたものであ る。請求項4に記載の発明は、請求項1~3のいずれか に記載の発明において、前記アクティブマトリックス基 板の前記表示領域の外側に内蔵型のスイッチング素子制 御回路部が前記スイッチング素子に接続されて設けら れ、前記シール材を前記スイッチング素子制御回路部の 少なくとも一部と重なる位置に設けたものである。請求 30 項5に記載の発明は、表示領域に複数の画素電極および これらの画素電極にそれぞれ接続されたスイッチング素 子がマトリックス状に設けられ、前記表示領域の外側に 内蔵型のスイッチング素子制御回路部が前記スイッチン グ素子に接続されて設けられたアクティブマトリックス 基板と、前記画素電極に対向する対向電極が設けられた 対向基板とが枠状のシール材を介して貼り合わされ、前 記シール材の内側における前記両基板間に液晶が封入さ れたアクティブマトリックス型液晶表示素子において、 前記シール材を前記スイッチング素子制御回路部の少な くとも一部と重なる位置に設け、前記シール材中に、当 初の径が5μm程度で荷重が0.2gf程度であるとき 変形量が0.12~0.5μm程度である圧縮特性を有 する材料からなる球状のスペーサを混入させたものであ る。請求項6に記載の発明は、請求項4または5に記載 の発明において、前記シール材を前記スイッチング素子 制御回路部の全てと重なる位置に設けたものである。請 求項7に記載の発明は、請求項1~6のいずれかに記載 の発明において、前記スペーサを、当初の径が5μm程 度で荷重が0.2gf程度であるとき変形量が0.16

5~0.209程度である圧縮特性を有する材料によっ て形成したものである。請求項8に記載の発明は、請求 項1~7のいずれかに記載の発明において、前記スペー サをシリカによって形成したものである。請求項9に記 載の発明は、請求項1~8のいずれかに記載の発明にお いて、前記シール材の内側における前記両基板間に樹脂 からなる球状のスペーサを介在させたものである。請求 項10に記載の発明は、画素電極およびスイッチング素 子を有するアクティブマトリックス基板と、対向基板と が枠状のシール材を介して貼り合わされ、前記シール材 下に薄膜トランジスタが形成されると共に前記シール材 の内側における前記両基板間に液晶が封入されたアクテ ィブマトリックス型液晶表示素子において、前記シール 材中にシリカからなるスペーサを混入させたものであ る。請求項11に記載の発明は、請求項10に記載の発 明において、前記シール材中に樹脂スペーサを混入させ たものである。請求項12に記載の発明は、請求項10 または11に記載の発明において、前記液晶が封入され た前記両基板間に樹脂スペーサを分散させたものであ る。請求項13に記載の発明は、請求項10~12のい ずれかに記載の発明において、前記スペーサの直径を3 ~10µmとしたものである。そして、請求項1に記載 の発明によれば、シール材を静電保護素子の少なくとも 一部と重なる位置に設けているので、液晶表示素子のサ イズを小さくすることができる。この場合、シール材中 に、ある圧縮特性を有する材料からなる球状のスペーサ を混入させているのは、両基板を貼り合わせる際の圧力 が加わっても、シール材と重ねられた静電保護素子が押 しつぶされにくく破壊されにくいようにするためであ る。また、請求項5に記載の発明によれば、シール材を 内蔵型のスイッチング素子制御回路部の少なくとも一部 と重なる位置に設けているので、液晶表示素子のサイズ を小さくすることができる。この場合、シール材中に、 ある圧縮特性を有する材料からなる球状のスペーサを混 入させているのは、両基板を貼り合わせる際の圧力が加 わっても、シール材と重ねられた内蔵型のスイッチング 素子制御回路部が押しつぶされにくく破壊されにくいよ うにするためである。

[0014]

【発明の実施の形態】(第1実施形態)図1はこの発明の第1実施形態におけるアクティブマトリックス型液晶表示素子の一部の等価回路的透過平面図を示したものである。この図において、説明の便宜上、図6と同一名称部分には同一の符号を付して説明する。この液晶表示素子は、アクティブマトリックス基板1と対向基板2とがほぼ方形枠状のシール材3を介して貼り合わされ、シール材3の内側における両基板1、2間に液晶(図示せず)が封入されたものからなっている。この場合、アクティブマトリックス基板1の右辺部および下辺部は対向基板2から突出されている。以下、これらの突出部を右

辺突出部1aおよび下辺突出部1bという。また、シール材3は、一点鎖線で示す表示領域4の外側に配置されている。

【0015】アクティブマトリックス基板1上の表示領域4には、複数の画素電極5およびこれらの画素電極5 にそれぞれ接続された薄膜トランジスタ6がマトリックス状に設けられている。また、アクティブマトリックス基板1上の表示領域4およびその外側には、薄膜トランジスタ6に走査信号を供給するための複数の走査ライン7が行方向に延ばされて設けられているとともに、薄膜10トランジスタ6にデータ信号を供給するための複数のデータライン8が列方向に延ばされて設けられている。

【0016】この場合、走査ライン7の右端部は、アクティブマトリックス基板1の右辺突出部1a上の点線で示す半導体チップ搭載領域9内まで延ばされている。走査ライン7の左端部は、アクティブマトリックス基板1の左端縁まで延ばされている。データライン8の下端部は、アクティブマトリックス基板1の下辺突出部1b上の点線で示す半導体チップ搭載領域10内まで延ばされている。データライン8の上端部は、アクティブマトリックス基板1の上端縁まで延ばされている。

【0017】さらに、アクティブマトリックス基板1上のシール材3配置領域には、リング状の短絡ライン11が設けられている。そして、アクティブマトリックス基板1上のシール材3配置領域において短絡ライン11の左辺部の右側および右辺部の左側には、それぞれ、複数の静電保護素子12が短絡ライン11および各走査ライン7に接続されて設けられている。また、アクティブマトリックス基板1上のシール材3配置領域において短絡ライン11の上辺部の下側および下辺部の上側には、そのれぞれ、複数の静電保護素子13が短絡ライン11および各データライン8に接続されて設けられている。

【0018】次に、このアクティブマトリックス型液晶表示素子の一部の具体的な構造について図2を参照して説明する。この図においても、説明の便宜上、図8と同一名称部分には同一の符号を付して説明する。アクティブマトリックス基板1上のシール材3配置領域の内側には配向膜41が画素電極5、データライン8などを覆うように設けられている。この場合、静電保護素子12、13は、配向膜41の外側つまりシール材3配置領域に40配置されている。対向基板2の下面にはブラックマスク42、カラーフィルタ(図示せず)、対向電極43、配向膜44が設けられている。

【0019】そして、両基板1、2は、シリカからなる 直径3~10μmの球状のスペーサ45が混入されたシ ール材3を介して貼り合わされ、その間には液晶46が 封入されている。この場合、図1にも示すように、シー ル材3(ただし、その液晶注入口3aの部分を含む。) は、静電保護素子12、13の全ておよび短絡ライン1 1と重なる位置に設けられている。また、両基板1、2 8 の配向膜41、44間には、樹脂からなる直径3~10 μmの球状のスペーサ17が介在されている。

【0020】このように、この液晶表示素子では、シール材3を静電保護素子12、13の全ておよび短絡ライン11と重なる位置に設けているので、シール材3配置領域と表示領域4との間隔を可及的に小さくすることができ、ひいては液晶表示素子のサイズを小さくすることができる。

【0021】また、シール材3中には、シリカからなる 球状のスペーサ45を混入しているので、両基板1、2 を貼り合わせる際の圧力が加わっても、静電保護素子1 2、13が押しつぶされにくく破壊されにくいようにす ることができる。すなわち、シール材3中のスペーサ4 5が、従来の如く、長さ100 m m程度のグラスファイ バからなる円柱状のものであると、厚さ方向にグラスフ ァイバが2個以上重なって配置されることがある。この ような場合には、両基板1、2を貼り合わせるとき、グ ラスファイバが静電保護素子12、13を押しつぶして 破壊してしまうことがある。これに対し、シール材3中 のスペーサ45がシリカからなる球状のものであると、 2個以上重なって配置されることはほとんどない上、シ リカはグラスファイバよりも変形しやすい。したがっ て、両基板1、2を貼り合わせる際の圧力が加わって も、静電保護素子12、13が押しつぶされにくく破壊 されにくいようにすることができる。一方、シール材3 中のスペーサ45の材質が樹脂よりも変形しにくいシリ カであるので、樹脂からなるものと比較して、ギャップ の制御をより一層確実とすることができる。

【0022】なお、シール材3は、図1における4辺の うち少なくともいずれか1辺における、静電保護素子1 2、13および短絡ライン11と重なる位置に設けるよ うにしてもよい。このようにしても、図6に示す従来の 場合と比較して、液晶表示素子のサイズを小さくするこ とができる。

【0023】(第2実施形態)図3はこの発明の第2実 施形態におけるアクティブマトリックス型液晶表示素子 の一部の等価回路的透過平面図を示し、図4はその一部 の断面図を示したものである。これらの図において、図 1および図2と同一名称部分には同一の符号を付し、そ の説明を適宜省略する。この液晶表示素子では、アクテ ィブマトリックス基板1の下辺部のみが対向基板2から 突出され、この下辺突出部1 bの上面に図示しない外部 接続端子が設けられている。また、アクティブマトリッ クス基板1の対向基板2と対向する領域における右辺部 上および下辺部上には、薄膜トランジスタ6を制御する 内蔵型の回路部としての、走査信号制御回路部51およ びデータ信号制御回路部52が設けられている。走査信 号制御回路部51およびデータ信号制御回路部52は薄 膜トランジスタから構成されるシフトレジスタを含むも 50 のである。この場合、走査信号制御回路部51およびデ

ータ信号制御回路部52に含まれる薄膜トランジスタ は、平面寸法は異なるものの、薄膜トランジスタ6と同 一のプロセスで形成される。

【0024】そして、シリカからなる球状のスペーサ4 5が混入されたシール材3(ただし、その液晶注入口3 aの部分を含む。) は、図3において左辺部に設けられ た静電保護素子12、上辺部に設けられた静電保護素子 13、右辺部に設けられた走査信号制御回路部51、下 辺部に設けられたデータ信号制御回路部52および短絡 ライン11と重なる位置に設けられている。

【0025】このように、この液晶表示素子では、シー ル材3を内蔵型の走査信号制御回路部51およびデータ 信号制御回路部52と重なる位置に設けているので、内 蔵型の走査信号制御回路部51およびデータ信号制御回 路部52をシール材3の外側に設ける場合と比較して、 液晶表示素子のサイズを小さくすることができる。ま た、シール材3中には、シリカからなる球状のスペーサ 45を混入しているので、両基板1、2を貼り合わせる 際の圧力が加わっても、内蔵型の走査信号制御回路部与 1およびデータ信号制御回路部52が押しつぶされにく く破壊されにくいようにすることができる。

【0026】なお、シール材3は、図3において右辺部 に設けられた静電保護素子12および下辺部に設けられ た静電保護素子13とも重なる位置に設けるようにして もよい。また、シール材3は、走査信号制御回路部51 とデータ信号制御回路部52とのうちいずれか一方と重 なる位置に設けるようにしてもよい。

【0027】ここで、実験結果について説明する。シリ カからなる球状のスペーサとして、圧縮特性が異なる4 種類のものを用意した(以下、シリカスペーサ1~4と 30 いう。)。また、比較のために、グラスファイバからな る円柱状のスペーサ(以下、グラスファイバスペーサと いう。) および樹脂からなる球状のスペーサ(以下、樹 脂スペーサという。)を用意した。シリカスペーサ1~ 4、グラスファイバスペーサおよび樹脂スペーサの当初 の径は5μm程度である。

【0028】そして、シリカスペーサ1~4、グラスフ ァイバスペーサおよび樹脂スペーサの圧縮特性つまり荷 重と変形量との関係について調べたところ、図5に示す 結果が得られた。この図から明らかなように、変形量 は、グラスファイバスペーサ、シリカスペーサ1~4、 樹脂スペーサの順で大きくなっている。通常、両基板 1、2をシール材3を介して貼り合わせる状態における スペーサ1個当たりの荷重は0.2gf程度とされてい るので、この程度の荷重に対する変形量が重要である。 そこで、荷重が0.2gfにおけるグラスファイバスペ ーサ、シリカスペーサ1~4および樹脂スペーサの変形 量をみると、それぞれ、O. 096μm、O. 12μ $m, 0.165 \mu m, 0.209 \mu m, 0.5 \mu m,$ $0.713\mu m$ σ δ δ

【0029】上記試料にて、シール材下に配置された静 電保護素子12、13や薄膜トランジスタの破壊の確率 を比較した結果、グラスファイバスペーサの場合には歩 留まりが約70%であったのに対し、シリカスペーサ1 ~4および樹脂スペーサでは、いずれも歩留まりが95 %以上に向上した。特に、シリカスペーサ2~4および 樹脂スペーサでは、歩留まりが実質的に100%であっ た。しかし、樹脂スペーサの場合には、アクティブマト リックス基板1と対向基板2を貼り合わせた際の両基板 間のギャップのばらつきが大きく好ましくない。また、 シリカスペーサ4の場合にも、荷重が0.2gfのとき の変形量が0.5μmと比較的大きい点に多少難点があ る。

【0030】以上を要約すると、シール材3中に混入す るスペーサとしては、静電保護素子12、13を破壊せ ず、且つ、ギャップの制御をより一層確実とするために は、シリカスペーサ1~4が好ましく、換言すれば、荷 重が0.2gf程度であるとき変形量が0.12~0. 5μm程度である圧縮特性を有するものが好ましい。た だし、グラスファイバスペーサに近い圧縮特性を有する シリカスペーサ1および樹脂スペーサに近い圧縮特性を 有するシリカスペーサ4はどちらかといえばあまり好ま しくなく、シリカスペーサ2、3がより一層好ましく、 換言すれば、荷重がO.2gf程度であるとき変形量が 0.165~0.209μm程度である圧縮特性を有す るものがより一層好ましい。

【0031】なお、上記各実施形態では、短絡ライン1 1の内側に静電保護素子12、13を設けた場合につい て説明したが、これに限らず、短絡ライン11の外側に 静電保護素子12、13を設けるようにしてもよい。ま た、上記各実施形態では、静電保護素子12、13とし て、図7に示すような容量型のものを用いた場合につい て説明したが、これに限らず、薄膜トランジスタや薄膜 抵抗などを用いるようにしてもよい。さらに、上記各実 施形態では、スイッチング素子として薄膜トランジスタ を用いた場合について説明したが、これに限らず、MI M素子、MOSトランジスタ、ダイオード、バリスタな どを用いるようにしてもよい。また、アクティブマトリ ックス基板は、画素電極に対向する共通電極を有する、 所謂、平面型のものでもよい。また、シール材中には、 シリカスペーサのみならず樹脂スペーサを混入すること もできる。さらに、液晶が封入されたアクティブマトリ ックス基板と対向基板間に分散するスペーサは、全てを 樹脂スペーサとする、全てをシリカスペーサとする、あ るいは樹脂スペーサとシリカスペーサを混入する、のい ずれとすることもできるものである。

[0032]

【発明の効果】以上説明したように、請求項1に記載の 発明によれば、シール材を静電保護素子の少なくとも一 50 部と重なる位置に設けているので、液晶表示素子のサイ

ズを小さくすることができる。また、シール材中に、あ る圧縮特件を有する材料からなる球状のスペーサを混入 させているので、両基板を貼り合わせる際の圧力が加わ っても、シール材と重ねられた静電保護素子が押しつぶ されにくく破壊されにくいようにすることができる。ま た、請求項5に記載の発明によれば、シール材を内蔵型 のスイッチング素子制御回路部の少なくとも一部と重な る位置に設けているので、液晶表示素子のサイズを小さ くすることができる。また、シール材中に、ある圧縮特 性を有する材料からなる球状のスペーサを混入させてい 10 1 アクティブマトリックス基板 るので、両基板を貼り合わせる際の圧力が加わっても、 シール材と重ねられた内蔵型のスイッチング素子制御回 路部が押しつぶされにくく破壊されにくいようにするこ とができる。

【図面の簡単な説明】

【図1】この発明の第1実施形態におけるアクティブマ トリックス型液晶表示素子の一部の等価回路的透過平面 図。

【図2】図1に示すアクティブマトリックス型液晶表示 素子の一部の断面図。

【図3】この発明の第2実施形態におけるアクティブマ トリックス型液晶表示素子の一部の等価回路的透過平面 図。

【図4】図4に示すアクティブマトリックス型液晶表示

素子の一部の断面図。

【図5】スペーサの圧縮特性を示す図。

【図6】従来のアクティブマトリックス型液晶表示素子 の一部の等価回路的透過平面図。


【図7】図6に示すアクティブマトリックス型液晶表示 素子の一部の断面図。

【図8】図6に示すアクティブマトリックス型液晶表示 素子の他の一部の断面図。


【符号の説明】

- - 2 対向基板
 - 3 シール材
 - 4 表示領域
 - 5 画素電極
 - 6 薄膜トランジスタ
 - 7 走査ライン
 - 8 データライン
 - 11 短絡ライン
 - 12、13 静電保護素
- 45 スペーサ
 - 46 液晶
 - 47 スペーサ
 - 51 走査信号制御回路部
 - 52 データ信号制御回路部


【図1】



【図2】




【図4】



(図3)

【図5】



フロントページの続き

(51) Int. Cl. 7

識別記号

FΙ

テーマコード(参考)

HO1L 21/336

HO1L 29/78

623Z

Fターム(参考) 2H089 LA08 LA41 NA06 NA09 NA24

QA11 QA14 TA04 TA07 TA09

TA12

2H092 JA26 JA34 JA37 JA41 JA47

JB01 JB79 KA05 NA25 PA02

PA03 PA04 PA08

5C094 AA15 AA47 BA03 BA43 CA19

DA07 HA08

5F110 AA22 AA26 BB01